Rencana Pembelajaran Semester Genap 2019/2020
Mata Kuliah DTH1H3 – TEKNIK DIGITAL
Minggu ke- | Pertemuan 1 | Pertemuan 2 | ||
2 Jam (kuliah) | 3 Jam (Praktikum) | |||
1 | Pertemuan 1 | 1. PENGENALAN LOGIKA DAN TEKNIK DIGITAL | Modul 0 | Pengenalan Praktikum Teknik Digital (Running Modul) |
2 | Pertemuan 2 | 2. SISTEM BILANGAN DAN KODE BINER | Modul 1 | Instalasi DE10‐Lite Control Panel, Altera Quartus II dan Modelsim for Altera, Vivado, Xilinx SDK, Digilent Board Files |
3 | Pertemuan 3 | 3. PENGENALAN GERBANG LOGIKA DASAR DAN UNIVERSAL | Modul 2 | Pengenalan IC Digital keluarga TTL dan CMOS |
4 | Pertemuan 4 | Uji Kompetensi I (Pengenalan Teknik Digital) | Modul 3 | Simulasi Digital menggunakan Modelsim |
5 | Pertemuan 5 | 4. Aljabar Boolean dan Rangkaian Logika Digital | Modul 4 | Simulasi Digital menggunakan Quartus II (Perancangan berbasis Skematik) |
6 | Pertemuan 6 | 5. Teknik Penyederhanaan Rangkaian Digital (K-Map) | Modul 5 | Implementasi Rangkaian Digital sederhana menggunakan FPGA Board |
7 | Pertemuan 7 | Ujian Kompetensi II (Rangkaian Digital dan Penyederhanaannya) | Modul 6 | Implementasi Rangkaian Penjumlah dan Pengurang 4-bit menggunakan FPGA Board |
8 | Pertemuan 8 | 6. Rangkaian Kombinasional Penjumlah dan Pengurang | Modul 7 | Implementasi Rangkaian Mux dan Demux menggunakan FPGA Board |
9 | Pertemuan 9 | 7. Rangkaian Kombinasional Multiplekser dan Demultiplekser | Modul 8 | Implementasi Rangkaian Encoder dan Decoder menggunakan FPGA Board |
10 | Pertemuan 10 | 8. Rangkaian Kombinasional Encoder dan Decoder Tampilan Digital | Modul 9 | Implementasi Rangkaian BCD-to-7 Segmen menggunakan FPGA Board |
11 | Pertemuan 11 | Ujian Kompetensi III (Rangkaian Kombinasional) | Modul 10 | Implementasi Rangkaian Flip- Flop dan Memori menggunakan FPGA Board |
12 | Pertemuan 12 | 9. Flip-Flop dan Memori | Modul 11 | Implementasi Counter dan Register menggunakan FPGA Board |
13 | Pertemuan 13 | 10. State Diagram dan Rangkaian Sekuensial | Modul 12 | Implementasi Prosesor Nios II & Microblaze menggunakan FPGA Board |
14 | Pertemuan 14 | 11. Counter dan Register | Modul 13 | Uji Kompetensi Praktikum |
Penilaian:
1. Ujikom I: 15% |
2. Ujikom II: 20% |
3. Ujikom III: 25% |
4. Ujikom Praktikum: 15% |
5. Praktikum: 25% |
Referensi Utama:
- Pedroni, Volnei A., DIGITAL ELECTRONICS AND DESIGN WITH VHDL, Morgan-Kaufmann, 2008
- Hidayat.,Sistem Digital, Penerbit INFORMATIKA, 2018
- Maini., Anil K., Digital Electronics : Principles, Devices and Applications, John Wiley&Sons, 2004
- Darlis, Denny.,Diktat Kuliah Teknik Digital, 2020
Referensi Pendukung:
- Tim Kurikulum, Modul Praktikum Teknik Digital, D3 Teknologi Telekomunikasi, Universitas Telkom, 2020
- Terasic.com, terasic_de0-nano_DE0_Nano_User_manual.pdf ver2.0, http://www.terasic.com.tw, 2012
- Terasic.com, terasIC DE10-Lite_User_Manual.